Логическое проектирование и верификация систем на SystemVerilog
Книга посвящена SystemVerilog – языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в...
ISBN: 978-5-97060-619-3
Издательство:
ДМК Пресс
Дата выхода: июнь 2019
Найденных опечаток пока нет
Добавить запись