Логическое проектирование и верификация систем на SystemVerilog
Дональд Томас
Логическое проектирование и верификация систем на SystemVerilog
книги Компьютеры и Интернет Программирование Методология Проектирование

Логическое проектирование и верификация систем на SystemVerilog

Код 5035736

  • ISBN: 978-5-97060-619-3
  • 384 страницы
  • июнь 2019
  • ДМК Пресс
  • 700 г

Наличие на складе

Склад в Москве

Ожидаемое поступление (если вы сделаете заказ прямо сейчас): 10.06.2020; планируемая отправка: 11.06.2020

Склад в С.-Петербурге

Ожидаемое поступление (если вы сделаете заказ прямо сейчас): 16.06.2020; планируемая отправка: 17.06.2020

Аннотация к книге "Логическое проектирование и верификация систем на SystemVerilog"

Книга посвящена SystemVerilog – языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений,...

Оставить комментарий

Оцените книгу:

Издательство: ДМК Пресс
Дата выхода: июнь 2019
ISBN: 978-5-97060-619-3
Объём: 384 страниц
Масса: 700 г
Размеры(высота, ширина), см: 22 x 16
Обложка: мягкая
Бумага: офсетная
Переводное издание: "Logic Design and Verification Using SystemVerilog"
Язык оригинала: английский

Книга находится в категориях

Микроэлектроника Проектирование рекомендуем

Вместе с этой книгой покупают