Добро пожаловать! Вы можете войти или зарегистрироваться
Обратная связь
Visa MasterCard WebMoney Яндекс.Деньги PayPal
+7 (495) 638-5305
+7 (812) 380-5006
Мой регион
Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Андрей Поляков
[Previous]
[далее]
Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Заглянуть внутрь
Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Книга






Андрей Поляков

Языки VHDL и VERILOG в проектировании цифровой аппаратуры

     1
1 (1 голос )

Аннотация к книге "Языки VHDL и VERILOG в проектировании цифровой аппаратуры"

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language ? HDL) ? Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтеза-бельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных...