Функциональная верификация VHDL-описаний синхронных цифровых устройств
Бибило П.Н. , Авдеев Н.А. , Романов В.И.
Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний...
ISBN: 978-5-9710-7228-7
Издательство:
URSS
Дата выхода: январь 2020
Найденных опечаток пока нет
Добавить запись