Введение

Глава 1. Архитектура современных микропроцессоров
1.1. Перспективы микроэлектронного производства
1.1.1. Микропроцессоры и микроконтроллеры
1.1.2. Микросхемы памяти
1.1.2.1. Основные виды памяти
1.1.2.2. Динамическая память
1.1.2.3. Статическая память
1.1.2.4. Микросхемы видеопамяти
1.1.3. Программируемые логические интегральные схемы
1.1.4. Направление развития микроэлектронных компонентов вычислительных систем
1.2. Архитектурные особенности современных микропроцессоров
1.2.1. Типы команд микропроцессоров
1.2.2. Структурный параллелизм микропроцессоров
1.2.3. Структурные методы уменьшения времени доступа к памяти
1.2.3.1. Иерархическая структура памяти
1.2.3.2. Расслоение памяти
1.2.4. Классификация архитектур микропроцессоров
1.2.5. Методы ускорения переключения контекста процессора
1.2.5.1. Уменьшение количества сохраняемых регистров
1.2.5.2. Аппаратная поддержка сохранения регистров
1.2.5.3. Использование регистров обработки быстрых прерываний
1.2.6. Стандартизация архитектур микропроцессоров
1.2.6.1. Архитектурно независимая спецификация программ
1.2.6.2. Java-технология
1.3. Способы измерения производительности
1.3.1. Пиковая или техническая производительность микропроцессора
1.3.2. Реальная производительность
1.3.2.1. Способы измерения реальной производительности
1.3.2.2. Пакет тестовых программ SPEC 89
1.3.2.3. Пакет тестовых программ SPEC 92
1.3.2.4. Пакет тестовых программ SPEC 95
1.4. Суперскалярные и мультискалярные процессоры
1.4.1. Архитектура суперскалярных процессоров
1.4.1.1. Предварительная выборка команд и предсказание переходов
1.4.1.2. Декодирование команд, переименование ресурсов и диспетчеризация
1.4.1.3. Исполнение команд
1.4.1.4. Работа с памятью
1.4.1.5. Завершение выполнения команды
1.4.1.6. Направления развития суперскалярной архитектуры
1.4.2. Мультискалярные процессоры
1.4.2.1. Мультискалярная модель выполнения программы
1.4.2.2. Мультискалярные программы
1.4.2.3. Мультискалярные аппаратные средства
1.4.2.4. Преимущества мультискалярной архитектуры
1.5. Развитие архитектур микропроцессоров
1.5.1. Подходы к использованию ресурса транзисторов в микропроцессорах
1.5.2. Увеличение объема внутри кристальной памяти
1.5.3. Загрузка функциональных устройств
1.5.3.1. Загрузка устройств в суперскалярных микропроцессорах
1.5.3.2. Загрузка функциональных устройств в VLIW процессорах
1.5.3.3. Архитектура IA-64
1.5.3.4. Архитектура Narch
1.5.4. Расширение состава функциональных устройств
1.5.4.1. Направления расширения функциональных возможностей
1.5.4.2. Интеграция управления памятью и периферией
1.5.4.3. Мультимедийные расширения
1.5.4.4. Коммуникационные расширения
1.5.5. Однокристальные мультипроцессорные системы
1.5.5.1. Причины перехода к построению мультипроцессорных систем
1.5.5.2. Подходы к построению MIMD мультипроцессорных систем
1.5.5.3. Однокристальные SIMD системы
1.5.5.4. Проект САМ 2000 - ассоциативной, контекстно адресуемой памяти
1.5.5.5. Проект Fuzion 150

Глава 2. Универсальные микропроцессоры
2.1. Структура рынка универсальных микропроцессоров
2.2. Микропроцессоры с архитектурой х86
2.2.1. Микропроцессор Pentium
2.2.1.1. Суперскалярная архитектура
2.2.1.2. Раздельные кэш-памяти команд и данных
2.2.1.3. Предсказание переходов
2.2.1.4. Высокопроизводительный блок операций с плавающей точкой
2.2.1.5. Усовершенствованная 64-разрядная шина данных
2.2.1.6. Средства обеспечения целостности данных
2.2.1.7. Управление энергопотреблением
2.2.1.8. Поддержка мультипроцессорности
2.2.1.9. Мониторинг производительности
2.2.1.10. Поддержка различных размеров страницы памяти
2.2.1.11. Модернизируемость
2.2.1.12. Характеристики производительности
2.2.2. Микропроцессор Pentium MMX
2.2.3.Микропроцессор Pentium Pro (P6)
2.2.4. Микропроцессор Pentium II
2.2.5. Микропроцессор Pentium III
2.2.5.1. Основные технические характеристики Pentium III
2.2.5.2. Расширение системы команд
2.2.5.3. SPFP-команды
2.2.5.4. Команды управления кэшированием
2.2.5.5. Команды сохранения и восстановления состояния
2.2.5.6. Серийный номер процессора Intel
2.2.5.7. Встроенные средства самотестирования и контроля производительности процессора Pentium III
2.2.6. Микропроцессор Merced (P7)
2.2.7. Микропроцессоры 5-го поколения компании NexGen
2.2.8. Микропроцессоры компании AMD
2.2.8.1. Микропроцессор К5
2.2.8.2. Микропроцессор К6
2.2.8.3. Микропроцессор K6-II
2.2.8.4. Микропроцессор К7
2.2.9. Микропроцессоры компании Cyrix
2.2.9.1. Микропроцессор Cyrix 5х86 (Misc)
2.2.9.2. Микропроцессор Cyrix 6х86
2.2.9.3. Микропроцессор Cyrix 6x86MX
2.3. Микропроцессоры с архитектурой Alpha
2.3.1. Микропроцессоры Alpha 2106x
2.3.2. Микропроцессор Alpha 21164
2.3.3. Микропроцессор Alpha 21264
2.3.4. Микропроцессор Alpha 21364
2.4. Микропроцессоры с архитектурой SPARC
2.5. Микропроцессоры с архитектурой PA
2.6. Микропроцессоры с архитектурой PowerPC
2.6.1. Микропроцессор PowerPC 620
2.6.2. Развитие архитектуры PowerPC
2.6.2.1. Технология AltiVec
2.6.2.2. Микропроцессор PowerPC 750/740 (G3)
2.6.2.3. Микропроцессор PowerPC G4
2.6.2.4. Микропроцессор Power3
2.6.2.5. Микропроцессор МРС8260
2.7. Микропроцессор G5 компании IBM
2.8. Микропроцессоры компании MIPS (Silicon Graphics)
2.9. Состояние и перспективы развития универсальных микропроцессоров
2.9.1. Основные тенденции развития универсальных микропроцессоров
2.9.1.1. Повышение тактовой частоты
2.9.1.2. Увеличение пропускной способности подсистемы памяти
2.9.1.3. Повышение степени внутреннего параллелизма

Глава 3. Сигнальные и медийные микропроцессоры
3.l. Общие сведения о цифровой обработке сигналов
3.2. Микропроцессоры обработки сигналов
3.3. Сигнальные микропроцессоры компании Texas Instruments
3.3.1. Микропроцессоры семейства TMS320Clx
3.3.2. Микропроцессоры семейства TMS320C2x
3.3.3. Микропроцессоры семейства TMS320C5X
3.3.4. Микропроцессоры семейства TMS320C2xx
3.3.5. Микропроцессоры семейства TMS320C54x
3.3.6. Микропроцессоры семейства TMS320C3x
3.3.7. Микропроцессоры семейства TMS320C4x
Очереди портов
Интерфейс линков
Функционирование линков
3.3.8. Микропроцессоры семейства TMS320C8x
3.3.8.1. Архитектура микропроцессора TMS320C80
3.3.8.2. Архитектура главного процессора
3.3.8.3. Архитектура XDSP процессоров
3.3.8.4. Контроллер обмена
3.3.8.5. Видеоконтроллеры
3.3.8.6. Области применения микропроцессора TMS320C80
3.3.9. Микропроцессоры семейства TMS320C6x
3.4. Сигнальные микропроцессорьмкомпании Analog Devices
3.4.1. Микропроцессоры семейства ADSP21xx
3.4.2. Микропроцессоры семейства ADSP 210xx
3.4.3. Микропроцессоры семейства ADSP 2106х
3.4.4. Микропроцессоры семейства ADSP2116x
3.5. Сигнальные микропроцессоры компании Motorola
3.5.1. 24-разрядные микропроцессоры с фиксированной точкой.
3.5.1.1. Микропроцессоры семейства DSP 560хх
3.5.1.2. Микропроцессоры семейства DSP56300
3.5.2. 16-разрядные микропроцессоры с фиксированной точкой.
3.5.2.1. Микропроцессоры семейства DSP561xx
3.5.2.2. Микропроцессоры семейства DSP566xx
3.5.2.3. Микропроцессоры семейства DSP568xx
3.5.3. Микропроцессоры с плавающей точкой семейства DSP9600x
3.6. Медийные микропроцессоры
3.6.1. Микропроцессор Mediaprocessor компании MicroUnity
3.6.2. Микропроцессор TriMedia компании Philips
3.6.3. Микропроцессор Mpact Media Engine компании Chromatic Research
3.6.4. Микропроцессор NV1 компании Nvidia
3.6.5. Микропроцессор MediaGX компании Cyrix

Глава 4. Транспьютеры — элементная база мультипроцессорных систем
4.1. Основные особенности транспьютеров
4.2. Архитектура и структура транспьютеров фирмы Inmos
4.2.1. Архитектура семейств Т-2, Т-4, Т-8
4.2.2. Центральный процессор
4.2.3. Система команд транспьютера
4.2.4. Выполнение команд
4.2.5. Использование сопроцессора
4.2.6. Распределение памяти транспьютера
4.2.7. Диспетчеризация процессов
4.2.8. Ввод-вывод
4.2.9. Передача данных по линку
4.2.10. Ожидание сигнала от блока событий
4.2.11. Ожидание сигнала от таймера
4.2.12. Инициализация системы после включения питания
4.2.13. Управление системой
4.2.14. Обработка ошибок
4.3. Транспьютер Т9000
4.3.1. Архитектурные и структурные особенности
4.3.2. Виртуальные линки
4.3.3. Группировщик команд
4.4. Транспьютероподобные микропроцессоры серии «Квант».
4.4.1. Основы архитектуры
4.4.2. Устройство управления
4.4.3. Адресное устройство
4.4.4. Арифметическое устройство
4.4.5. Системное устройство
4.4.6. Конвейер процессора
4.4.7. Система команд
4.4.8. Производительность микропроцессора

Глава 5. Нейропроцессоры
5.1. Общие сведения о нейросетевых вычислениях
5.1.1. Проблемная ориентация нейросетевых вычислений
5.1.2. Основы организации нейросетевых вычислений
5.1.3. Основные понятия теории нейронных сетей
5.1.4. Основы построения алгоритмов обучения нейросетей
5.1.5. Организация функционирования нейросети
5.1.6. Алгоритмы обучения многоуровневых персептронных сетей
Коррекция весов выходного слоя
Коррекция весов внутренних слоев
5.1.7. Алгоритмы обучения сетей с радиусными базисными функциями
Сети с пороговой функцией активации нейронов второго уровня
Сети с экспоненциальной функцией активации нейронов второго слоя
5.2. Аппаратные средства, интерпретирующие алгоритмы, заданные нейронной сетью
5.2.1. Подходы к аппаратной реализации нейросетей
5.2.2. Нейрочипы
Цифровые нейрочипы
Цифровые кристаллы для систолических систем и систем с одним потоком команд
Нейрочипы с радиусными базисными функциями
Аналоговые нейрочипы
Гибридные нейрочипы
5.2.3. Сигнальные микропроцессоры и микропроцессоры с расширенным набором команд для мультимедийных приложений
5.3. Нейропроцессор NeuroMatrix NM6403
5.3.1. Основные характеристики архитектуры
5.3.2. Система команд нейропроцесосра NM6403
5.3.3. Производительность нейропроцессора NM6403

Литература

Индексный указатель