Синтез логических схем с использованием языка VHDL