Введение
1. Структура программы на VerilogHDL
1.1. Модуль, декларация портов и внутренних
сигналов модуля
1.2. Непрерывные присваивания и процедурные
операторы. Операторы initial и always
1.3. Блокирующие и неблокирующие присваивания
1.4. Практикум по теме
1.5. Контрольные вопросы по теме
2. Представление комбинационных схем
и простых триггерных устройств
2.1. Комбинационные схемы
2.2. Триггерные устройства
2.3. Практикум по теме
2.4. Контрольные вопросы по теме
3. Модульное и иерархическое проектирование
3.1. Оператор вхождения (instantiation statement) и
связи компонентов
3.2. Структура тестовой программы. Концепция
интерфейса. Программный блок
3.3. Практикум по теме
3.4. Контрольные вопросы по теме
4. Описание цифровых автоматов
4.1. Виды автоматов и общая структура программы
4.2. Кодирование данных и описание
функционирования
4.3. Тестирование автомата с контролем покрытий
4.4. Практикум по теме
4.5. Контрольные вопросы по теме
5. Проектирование операционных устройств
и квазистатистическая верификация
5.1. Методы построения операционных устройств
5.2. Операционные устройства
с микропрограммным управлением
5.3. Потоковые и конвейерные реализации
операционных устройств
5.4. Практикум по теме
5.5. Контрольные вопросы
6. Верификация на базе
объектно-ориентированного подхода
6.1. Вводные замечания
6.2. Использование объектов
6.3. Параллельные ассерции
6.4. Состав testbench при использовании принципов
ООП
6.5. Практикум по теме
6.6. Контрольные вопросы
7. Проектирование системы на кристалле на базе
процессорного soft-ядра
7.1. Процессорные системы на кристалле
7.2. Создание СнК на базе процессора NIOS II
7.3. Практикум по теме
7.4. Контрольные вопросы по теме
Приложения
Список литературы