Дональд Томас

Логическое проектирование и верификация систем на SystemVerilog

Код 5035736

ISBN: 978-5-97060-619-3
384 страницы

июнь 2019
ДМК Пресс
700 г

Бумажная книга

27.59 USD

Добавить в корзину

Наличие на складе

Склад в Москве

Ожидаемое поступление (если вы сделаете заказ прямо сейчас): 04.05.2024; планируемая отправка: 05.05.2024

Склад в С.-Петербурге

Ожидаемое поступление (если вы сделаете заказ прямо сейчас): 07.05.2024; планируемая отправка: 08.05.2024

Аннотация к книге "Логическое проектирование и верификация систем на SystemVerilog"

Книга посвящена SystemVerilog – языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений,...

Книга посвящена SystemVerilog – языку описания аппаратуры, используемому для моделирования электронных систем. Разработчики SystemVerilog сделали его синтаксис похожим на синтаксис языка С, что упрощает его освоение. В современных подходах к проектированию аппаратуры проверка модели (верификация) не менее важна, чем ее разработка. SystemVerilog предлагает конструкции, позволяющие лучше отразить инженерный замысел в моделях, программные абстракции, упрощающие разработку тестовых окружений, утверждения, обеспечивающие проверку поведения сложных систем, а также средства измерения функционального покрытия в процессе верификации.

Описание языка дается вместе с материалом по логическому проектированию, так что книга может использоваться в качестве учебного пособия для курсов цифровой схемотехники и архитектуры компьютеров.

Издание будет полезно студентам, проходящим вводный курс цифровой схемотехники, а также разработчикам, которые знакомы с Verilog или VHDL, но желают освежить свои навыки или нуждаются в кратком справочнике по SystemVerilog.

Предполагается, что у читателя есть базовая подготовка в области схемотехники и программирования.

Оставить замечание о найденной опечатке Версия для печати

Оставить комментарий

Текст комментария

Оцените книгу:

Издательство:	ДМК Пресс
Дата выхода:	июнь 2019
ISBN:	978-5-97060-619-3
Объём:	384 страниц
Масса:	700 г
Размеры(высота, ширина), см:	22 x 16
Обложка:	мягкая
Бумага:	офсетная
Переводное издание:	"Logic Design and Verification Using SystemVerilog"
Язык оригинала:	английский