Предисловие
Введение
Общие характеристики 16- и 32- разрядных МК
и ИП
Семиуровневая модель управления в сетях
Фирма Motorola на рынке телекоммуникаций
1. Общая характеристика коммуникационных
микроконтроллеров
1.1. Семейства коммуникационных микроконтроллеров
1.1.1. Семейство МС68302
1.1.2. Семейство МС68360
1.3.3. Семейство MPC860
1.1.4. Семейство на базе ядра StarCore
1.2. Процессорные ядра и периферийные устройства коммуникационных
микроконтроллеров
1.2.1. Процессорные ядра
1.2.2. Периферийные устройства коммуникационных
микроконтроллеров
2. Организация коммуникационных процессорных
модулей в КМК
2.1. Структура коммуникационного процессорного
модуля
2.1.1. RISC-контроллер
2.1.2. SDMA-каналы
2.1.3. Двухпортовая память (Dual-port RAM)
2.1.4. Синхронизация. BRG-генератор
2.1.4.1. Пример расчета максимальной скорости работы каналов
2.1.5. Управление встроенными RISC-таймерами
2.1.5.1. Управление работой таймера
2.1.5.2. Алгоритм обработки таблицы таймеров
2.1.5.3. Пример настройки встроенных таймеров
2.1.5.4. Практическое применение RISC-таймеров
2.1.6. DSP-составляющая
2.1.6.1. Использование DSP-составляющей
2.1.6.2. Реализуемые DSP-функции
2.2. Контроллеры коммуникационных каналов SCC
2.2.1. Структура и основные режимы работы
2.2.2. Настройка общих режимов работы SCC-каналов в
МС68360 и МРС860
2.2.3 Временной контроль сигналов управления
2.2.3.1. Управление сигналами CD, CTS и RTS
2.2.3.2. Временной контроль сигналов управления для
синхронных протоколов
2.2.3.3. Временной контроль сигналов управления для
асинхронныхпротоколов
2.2.3.4. Управление буферами FIFO приемника
и передатчика
2.2.3.5. Настройка синхронизации
2.2.4. Настройка режимов блока DPLL
2.2.4.1. Настройка режима кодирования в
SIR-протоколе
2.2.4.2. Устранение помех и ложных срабатываний
2.2.5. Настройка режимов работы контроллера
МС68302
2.2.5.1. Контроль управляющих сигналов в МС68302
2.2.6. Механизм прерываний
2.2.6.1. Регистры событий
2.2.6.2. Регистры статуса
2.2.7. Программирование SCC-контроллера
2.2.7.1. Буферные дескрипторы
2.2.7.2. Форматы слова состояния буферного
дескриптора
2.2.7.3. Протокол-независимая часть памяти
параметров
2.2.7.4. Инициализация SCC-каналов
2.3. Контроллеры управления SMC
2.3.1. Память параметров SMC-контроллера
2.3.2. Работа SMC-контроллера с протоколом UART
2.3.2.1. Прием данных SMC UART-контроллером
2.3.2.2. Передача символов SMC DART-контроллером
2.3.2.3. Пример программирования
SMC UART-контроллера
2.3.3. Контроллер SMC Transparent
2.3.3.1. Основные режимы работы
2.3.3.2. Синхронизация SMC-контроллера
2.3.3.3. Передача данных
2.3.3.4 Прием данных
2.3.3.5. Пример программирования
SMC-контроллера
2.3.4. Работа SMC в режиме GCI-контроллера
2.3.4.1. Регистр событий SMC GCI-контроллера
2.3.4.2. Передача данных по С/1каналу
2.3.4.3. Прием данных по С/1каналу
2.3.4.4. Передача данных по Monitor-каналу
2.3.4.5. Прием данных по Monitor-каналу
2.3.5. Работа SMC-каналов с IDL-интерфейсом
2.4. Контроллеры дополнительных
коммуникационных каналов
2.4.1. Контроллер
2.4.1.1. Режимы работы I2 S-контроллера
2.4.1.2. Программирование памяти параметров
2.4.2. Последовательный
коммуникационный порт
2.4.2.1. Особенности работы интерфейсов
2.4.2.2. Прием и передача данных
2.4.2.3. Память параметров SPI-контроллера
2.4.2.4. Память параметров SCP-интерфейса
2.4.2.5. Пример настройки работы S Pi-интерфейса в контроллере МРС860
2.4.3. Контроллер доступа к шине USB
2.4.3.1. Основные сведения о тине USB
2.4.3.2. Пакеты USB-шины
2.4.3.3. Основные сведения о USB-контроллере в МРС823
2.4.3.4. Процесс приема и передачи в сети USB
2.4.3.5. Настройка USB-контроллера в МРС823
3. Поддержка протоколов в коммуникационных
контроллерах
3.1. Доступ к линиям Т1/СЕРТ. Поддержка Basic ISDN
3.1.1. Последовательный интерфейс
3.1.2. Настройка режимов работы последовательного
интерфейса
3.1.3. Реализация функций маршрутизации
3.1.4. Использование памяти маршрутизации
SI RAM
3.1.5. lDL-интерфейс .,
3.1.5.1. Пример настройки IDL-интерфейса
3.1.6. РСМ-интерфейсы
3.1.7. GCI-интерфейс
3.1.7.1. Основные режимы работы GCI-интерфейса
3.1.7.2. Структура GCI-кадра
3.1.7.3. М и А/Е- каналы
3.1.7.4. Управление передачей по С/1каналу
3.1.7.5. Процедуры активации и деактивации
S/T-трансивера
3.1.7.6 Мультиплексирование Gci-каналов
3.2. Виртуальные каналы и поддержка Primary ISDN
3.2.1. Общие сведения о контроллере QMC
(QUICC Multichannel Controller)
3.2.1.1. Совместная работа блока TSA
и ОМС-протокола
3.2.2. QMC-маршрутизация
3.2.3. Работа с кадрами E1/TI
3.2.4. Организация памяти ОМС-протокола
3.2.4.1. Работа нескольких SCC-контроллеров
с одним TDM-каналом
3.2.5. Канало-ориентированная память параметров
3.2.6. Работа с HDLC-протоколом
3.2.7. Работа с Transparent-протоколом
3.2.8. Команды ОМС-контроллера
3.2.9. Механизм обработки прерываний
3.2.10. Инициализация QMC-контроллера
3.2.10.1. Порядок инициализации ОМС-протокола
3.2.11. Распределение памяти для
буферных дескрипторов
3.2.12. Применение контроллеров
3.3. Работа в асинхронных каналах связи
3.3.1. Асинхронный HDLC-протокол Отличия между протоколами
HDLC и ASYNC HDLC
3.3.1.1. Передача символов
3.3.1.2. Прием данных
3.3.1.3. Особенности программирования регистра GSMR для ASYNC HDLC-контроллера
3.3.2. UART-контроллер
3.3.2.1. Основные режимы работы
UART-контроллера
3.3.2.2. Работа UARTконтроллера
3.3.2.3. Прием данных UART-контроллером
3.3.2.4. Прием служебных символов
3.3.2.5. Передача служебных символов
3.3.2.6. Пример программирования UART-контроллера
3.3.3. Transparent-контроллер
3.3.3.1. Передача сообщений
3.3.3.2. Прием сообщений
3.3.3.3. Пример настройки Transparent-контроллера
3.4. Доступ к сетям с пакетной передачей
(с протоколами Х.25)
3.4.1. HDLC-контроллер
3.4.1.1. Основные режимы работы
3.4.1.2. Прием данных
3.4.1.3. Передача кадров данных
3.4.1.4. Пример настройки HDLC-контроллера
3.4.2. Контроллер HDLC bus
3.4.2.1. Основные режимы работы
3.4.2.2. Доступ к HDLC bus
3.5. Доступ к сетям Ethernet
3.5.1. Ethernet-контроллер
3.5.1.1. Формат Ethernet-кадра
3.5.1.2. Передача данных
3.5.1.3. Прием данных
3.5.1.4 Проверка адресов с помощью САМ-памяти
3.5.1.5. Алгоритм проверки адреса при работе с
таблицей адресов
3.5.1.6. Обработка коллизий
3.5.1.7. Пример настройки Ethernet-контроллера
3.5.2. Fast Ethernet-контроллер
3.5.2.1. Fast Ethernet-контроллер. Основные сведения
3.5.2.2. Контроллер МРС860Т
3.5.2.3. Обработка коллизий
3.5.2.4. Передача кадров FEC-контроллером
3.5.2.5 Прием кадра FEC-контроллером
3.5.2.6. Алгоритмы распознавания адреса
3.5.2.7. Ошибки при работе Ethernet-контроллера
3.5.2.8. Настройка SDMA-каналов
3.5.2.9. Настройка режимов работы FEC-контроллера
3.5.2.10. Инициализация Fast Ethernet-контроллера
3.5.2.11. Формат буферного дескриптора FEC-контроллера
3.6. Поддержка протокола ATM
3.6.1. Основные сведения о АТМ-контроллере
3.6.1.1. Передача данных АТМ-контроллером в режиме UTOPIA
3.6.1.2. Прием данных АТМ-контроллером в режиме UTOPIA
3.6.1.3. Передача данных АТМ-контроллером в
последовательном режиме
3.6.1.4. Прием данных АТМ-контроллером в
последовательном режиме
3.6.1.5. Процесс синхронизации ячеек (Cell Delineation)
3.6.2 Буферные дескрипторы
3.6.2.1. Буферы AAL5
3.6.2.2. Буфер AALO-ячеек
3.6.2.3. Формат буферного дескриптора
3.6.2.4. Таблицы соединений
3.6.3. Конфигурация памяти параметров
3.6.3.1. Регистр состояния и
функциональных кодов
3.6.3.2. Регистр состояния АРС-блока APCST
3.6.3.3. Регистр состояния синхронизации
последовательности ячеек ASTATUS
3.6.4. Алгоритмы отображения (проверки) адресов
3.6.4.1. Поисковые таблицы VCI/VPI
3.6.4.2. Адресное сжатие
3.6.4.3. Отображение адресов с помощью САМ-памяти
3.6.5. Конфигурация Multi-PHY (MPHY)
3.6.5.1. Прием через Multi-PHY
3.6.5.2. Передача в режиме Multi-PHY
3.6.6. Команды MPC860SAR
3.6.7. Контроль темпа передачи
3.6.7.1. АРС-алгоритм
3.6.7.2. Настройка параметров АРС-таблицы под параметры
требуемого графика
3.6.7.3. Прямое назначение ячеек
(Direct Scheduling of Cells)
3.6.7.4 Поддержка работы с несколькими SAR-каналами
3.6.7.5. Параметры АРС Multi-PHY
3.6.8. Обработка прерываний
3.6.8.1. Регистр событий
3.6.8.2. Ячейки очереди прерывания
3.6.8.3. Маска таблицы прерываний (IMASK)
3.6.9. Настройка интерфейса АТМ-контроллера
3.6.9.1. Изменения при конфигурировании интерфейса
3.6.9.2. Настройка регистров режима UTOPIA
3.6.9.3. Конфигурация последовательного режима
3.6.9.4. Конфигурация последовательного интерфейса
3.6.10. Функционирование интерфейса UTOPIA
3.6.10.1.Режим UTOPIA Single-PHY
3.6.10.2. Режим UTOPIA Multi-PHY
3.7. Протоколы, поддерживаемые на уровне
загружаемого микрокода
3.7.1. Apple Tatk-контроллер
3.7.1.1. Настройки регистра GSMR
3.7.2. BISYNC-контроллер
3.7.2.1. Передача данных.
3.7.2.2. Прием кадров
3.7.2.3. Прием служебных символов
3.7.2.4. Память параметров BISYNC-контроллера
3.7.2.5. Управление приемом
3.7.2.6. Пример программирования BISYNC-контроллера
3.7.2.7. Бит-ориентированная процедура HDLC
(SDLC) и ее сравнение с BISYNC
3.7.3. DDCMP-контроллер
3.7.3.1. Основные сведения
3.7.3.2. Передача данных
3.7.3.3. Прием кадров
3.7.4. Протокол SIGNALING SYSTEM #7 (SS#7)
4. Разработка и отладка встраиваемых систем на базе
16/32разрядных микроконтроллеров
4.1. Технология проектирования и отладки
4.2. Средства разработки фирмы Motorola
4.2.1. MMDS1632. Модульная система разработки
4.2.2. Модульная оценочная плата MEVB1632
4.2.3. Последовательный отладочный интерфейс (SD1)
4.2.4. Системы разработки М68300
4.2.5. Средства разработки МРС500
4.2.6. Система отладки MPC860FADS и MPC850FADS
4.2.7. Ядро RTEK. для встраиваемых систем
4.3. Средства разработки и отладки ПО фирмы SDS
4.4. TORNADO (открытая интегрированная среда разработки
ПО реального времени для операционной системы VxWorks)
4.5. Операционная система OS9
4.6. Операционная система RTEMS
Список сокращений